PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-043417

(43) Date of publication of application: 08.02.2002

(51)Int.CI.

H01L 21/768 H01L 21/3205

(21)Application number: 2000-221202

(71)Applicant: FUJITSU LTD

FUJITSU VLSI LTD

(22)Date of filing:

21.07.2000

(72)Inventor: WATANABE KENICHI


KOMADA DAISUKE **NIIFUKU FUMIHIKO**

(54) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF (57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device having a dual damascene interconnection which is able to sufficiently protect a surface of an underlayer conductive layer, has a high reliability performance and a lower interconnect capacitance.

SOLUTION: The semiconductor device comprises a substrate having a conductive region therein, an insulating etch stop film covering the substrate surface, an interlayer insulating film formed on the insulating etch stop film, a trench with an interconnection formed to a first depth from the surface of the interconnection layer, a contact hole reaching the conductive region from the bottom of the trench with an interconnection and the dual damascene interconnection formed by filling the trench with an interconnection and the contact hole, and includes the first insulating layer wherein the interlayer insulating film includes in a sidewall and a bottom of the trench with an interconnection and the second insulating layer lying in the

lower level than the first insulating layer and having an etching selectivity different from that of the first insulating layer.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] [Date of final disposal for application]

[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-43417 (P2002-43417A)

(43)公開日 平成14年2月8日(2002.2.8)

(51) Int.Cl.⁷

識別記号

FΙ

テーマコート*(参考)

H01L 21/768 21/3205

H01L 21/90

M 5F033

21/88

K

審査請求 未請求 請求項の数8 OL (全 23 頁)

(21)出願番号

(22)出願日

特願2000-221202(P2000-221202)

(71)出願人 000005223

富士通株式会社

平成12年7月21日(2000.7.21)

神奈川県川崎市中原区上小田中4丁目1番

1号

(71)出願人 000237617

富士通ヴィエルエスアイ株式会社

愛知県春日并市高蔵寺町2丁目1844番2

(72)発明者 渡邉 健一

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(74)代理人 100091340

弁理士 高橋 敬四郎


最終頁に続く

(54) 【発明の名称】 半導体装置とその製造方法

(57)【要約】

【課題】 下層導電層の表面を十分保護することができ、信頼性が高く、配線容量が小さなデュアルダマシン配線を有する半導体装置を提供することである。

【解決手段】 半導体装置は、導電性領域を有する下地と、下地の表面を覆う絶縁性エッチストッパ膜と、絶縁性エッチストッパ膜と、絶縁性エッチストッパ膜とに形成された層間絶縁膜と、層間絶縁膜表面から第1の深さで形成された配線用溝と、配線用溝底面から導電性領域に達する接続用孔と、配線用溝および接続用孔を埋め込んで形成されたデュアルダマシン配線とを有し、層間絶縁膜が配線用溝の側面および底面を包む第1種の絶縁層と、第1種の絶縁層よりも下に配置され、第1種の絶縁層とエッチング特性の異なる第2種の絶縁層とを含む。



【特許請求の範囲】

【請求項1】 表面に導電性領域を有する下地と、 前記下地の表面を覆う絶縁性エッチストッパ膜と 前記絶縁性エッチストッパ膜上に形成された層間絶縁膜

前記層間絶縁膜表面から第1の深さで形成された配線用 溝と、

前記配線用溝底面から、前記層間絶縁膜の残りの厚さお よび前記絶縁性エッチストッパ膜を貫通し、前記導電性 領域に達する接続用孔と、

前記配線用溝および前記接続用孔を埋め込んで形成され たデュアルダマシン配線と、

を有し、

Ł.

前記層間絶縁膜が前記配線用溝の側面および底面を包む 第1種の絶縁層と、前記第1種の絶縁層よりも下に配置 され、第1種の絶縁層とエッチング特性の異なる第2種 の絶縁層とを含む半導体装置。

【請求項2】 前記層間絶縁層が、さらに前記第2種の 絶縁層の下に配置され、第2種の絶縁層とエッチング特 性の異なる第3種の絶縁層を含み、前記第2種の絶縁層 20 が、前記第1種の絶縁層のエッチング時にエッチストッ パとして機能し得る層であり、前記接続用孔は前記第2 種の絶縁層下部から前記導電性領域表面まで実質的に同 一の断面形状を有する請求項1記載の半導体装置。

【請求項3】 前記第3種の絶縁層が、前記第1の深さ より小さい厚さを有する請求項2記載の半導体装置。

【請求項4】 前記第2種の絶縁層が前記絶縁性エッチ ストッパ膜上に配置されており、前記第1の深さより小 さい厚さを有する請求項1記載の半導体装置。

性エッチストッパ膜を形成する工程と、

前記絶縁性エッチストッパ膜上に、第1種の絶縁膜とそ の下に配置され、第1種の絶縁膜とエッチング特性の異 なる第2種の絶縁膜とを含む層間絶縁膜を形成する工程 ٤.

前記層間絶縁膜の表面から、前記層間絶縁膜を貫通し、 前記絶縁性エッチストッパ膜に達する接続用孔を形成す る工程と、

前記接続孔内に、前記第2種の絶縁膜の表面より下の高 さまで有機物の保護詰物を形成する工程と、

前記接続孔と重複させ、前記層間絶縁膜表面から第1種 の絶縁膜中第1の深さまで配線用溝を形成する工程と、 前記保護詰物を除去する工程と、

前記絶縁性エッチストッパ膜を除去し、導電性領域を有 する下地までの接続用孔を貫通させる工程と、

前記配線用溝および前記接続用孔を埋め込んでデュアル ダマシン配線を形成する工程と、

を有する半導体装置の製造方法。

【請求項6】 表面に導電性領域を有する下地上に絶縁 性エッチストッパ膜を形成する工程と、

前記絶縁性エッチストッパ膜上に、第1種の絶縁膜とそ の下に配置され、第1種の絶縁膜とエッチング特性の異 なる第2種の絶縁膜とを含む層間絶縁膜を形成する工程 ٤.

前記層間絶縁膜の表面から、前記第1種の絶縁膜を貫通 し、前記第2種の絶縁膜に達する接続用孔を形成する第 1エッチング工程と、

前記接続孔と重複させ、前記層間絶縁膜表面から第1種 の絶縁膜中第1の深さまで配線用溝を形成するととも 10 に、前記接続孔下の残りの層間絶縁膜を除去する第2エ

前記絶縁性エッチストッパ膜を除去し、導電性領域を有 する下地までの接続用孔を貫通させる工程と、

前記配線用溝および前記接続用孔を埋め込んでデュアル ダマシン配線を形成する工程と、

を有する半導体装置の製造方法。

ッチング工程と、

【請求項7】 表面に導電性領域を有する下地上に絶縁 性エッチストッパ膜を形成する工程と、

前記絶縁性エッチストッパ膜上に、下から第1種の絶縁 膜と第2種の絶縁膜と第3種の絶縁膜とを含み、第2種 の絶縁膜は、第1種および第3種の絶縁膜とエッチング 特性の異なる層間絶縁膜を形成する工程と

前記層間膜表面から、前記第3種絶縁膜、第2種絶縁 膜、第1種絶縁膜を貫通し、前記絶縁性エッチストッパ 膜に達する接続用孔を形成する第1エッチング工程と、 前記接続孔内に前記第1種の絶縁膜表面より高く、前記 第2種の絶縁膜表面より低い高さまで有機物の保護詰物 を形成する工程と、

前記接続孔と重複させ、前記層間絶縁膜表面から第3種 【請求項5】 表面に導電性領域を有する下地上に絶縁 30 の絶縁膜中第1の深さまで配線用溝を形成する第2エッ チング工程と、

> 前記保護詰物を除去し、前記接続用孔内に前記絶縁性エ ッチストッパ膜を露出させる工程と、

露出した前記エッチストッパ膜をエッチングする第3エ ッチング工程と、

前記配線用溝および前記接続孔を埋め込んでデュアルダ マシン配線を形成する工程と、を有する半導体装置の製 造方法。

【請求項8】 表面に導電性領域を有する下地上に絶縁 40 性エッチストッパ膜を形成する工程と、

前記絶縁性エッチストッパ膜上に、下から第1種の絶縁 膜と第2種の絶縁膜と第3種の絶縁膜とを含み、第2種 の絶縁膜は第1種および第3種の絶縁膜とエッチング特 性の異なる層間絶縁膜を形成する工程と、

前記層間絶縁膜の表面から、前記第3種の絶縁膜を貫通 し、前記第2種の絶縁膜に達する接続用孔を形成する第 1エッチング工程と、

前記接続孔底面に露出した第2種の絶縁膜をエッチング する第2エッチング工程と、

50 前記接続孔と重複させ、前記層間絶縁膜表面から第3種

の絶縁膜中第1の深さで配線用溝を形成するとともに、前記接続孔下の第1種の絶縁膜をエッチングして前記エッチストッパ膜を露出する第3エッチング工程と、 露出した前記エッチストッパ膜をエッチングする第4エッチング工程と前記配線用溝および前記接続用孔を埋め込んでデュアルダマシン配線を形成する工程と、

を有する半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置および 10 その製造方法に関し、特にデュアルダマシン配線を有する半導体装置およびその製造方法に関する。

【0002】本明細書において、エッチストッパとは、あるエッチングにおいてエッチング対象物のエッチレートに対して1/5以下のエッチレートを示しうるものを言う。また、あるエッチングにおいてエッチング対象物のエッチレートに対して、約1/2~約2のエッチレートを示す場合、類似のエッチレートを有すると言う。【0003】

【従来の技術】半導体装置においては、ますます集積度 20 を形成する。の向上が要求されている。従来の配線は、A1、Wなど で形成していた。絶縁層上にA1配線層やW配線層を形成した後、その上にレジストバターン等のエッチングマスクを形成し、配線層をバターニングし、絶縁層で埋め込むことによって配線を形成していた。集積度の向上と共に、配線の幅を減少し、配線間間隔を減少することが要求される。このような微細化に伴い、配線間容量は増加する。また、配線の断面積を減少すると、抵抗増加につながる。容量の増加や抵抗の増加は、配線における信号伝達速度を低下させ、動作速度向上の障害となる。 30 される。オー【0004】配線抵抗低減のために、従来のA1やWに

比べ抵抗率の低いCuを用いた配線が採用されるようになった。Cuは、エッチングによってパターニングすることが困難なため、Cu配線形成のためには、絶縁層表面部に配線用溝を形成し、この配線用溝内に配線層を埋め込み、絶縁層表面上の余分の配線層を化学機械研磨(CMP)によって除去するダマシン配線プロセスが用いられる。

【0005】配線層間の接続のためには、配線層間をピア導電体で接続する必要がある。ダマシンプロセスとし 40 ては、ピア孔を形成し、ピア導電体で埋め戻した後、配線用溝を形成し配線を埋め込むシングルダマシンプロセスと、ピア孔と配線用溝を作成した後、同時にピア孔と配線用溝に配線材料を埋め戻すデュアルダマシンプロセスとがある。工程の簡略化の観点からは、デュアルダマ

【0006】デュアルダマシンプロセスにもピア孔を先 に形成し、その後配線溝を形成する先ピア方式と、配線 用溝を形成した後、ピア孔を形成する後ピア方式が知ら れている。下層との接続の確実性の占からは 先ピア方

シンプロセスが優れている。

式が優れていると考えられる。

(3)

【0007】以下、図13、14を参照し、先ピア方式 のデュアルダマシンプロセスの例を説明する。

【0008】図13(A)に示すように、導電性領域1 11を有する下地110の表面上に、SiNなどの第1 エッチストッパ層112を成膜する。下地は、半導体基 板でも、その上に形成した絶縁層でもよい。導電性領域 111は、半導体領域でも、配線でもよい。導電性領域 111がCu配線である場合には、Cu配線の表面は極 めて酸化されやすいため、エッチストッパ層が必要である

【0009】第1エッチストッパ層112の上に、第1層間絶縁膜113をシリコン酸化物などにより形成する。第1層間絶縁膜113の上に、配線用溝形成の際のエッチストッパとして機能する第2エッチストッパ層114の上に、配線用溝を形成する絶縁層となる第2層間絶縁膜115を形成し、その上にレジスト層パターニングの際の反射防止機能を有するSiN膜等の絶縁性反射防止膜116を形成する

【0010】図13(B)に示すように、絶縁性反射防止膜116の上にレジスト層を形成し、露光現像してレジストパターンPR1を作成する。レジストパターンPR1は、ビア孔に対応する開口101を有する。

【0011】レジストバターンPR1をエッチングマスクとし、反射防止膜116、第2層間絶縁膜115、第2エッチストッパ層114、第1層間絶縁膜113を異方的にエッチングする。このようにして、レジストバターンPR1の開口101に対応したピア孔102が形成30 される。オーバーエッチングを行なうと、第1エッチストッパ層112も若干エッチングされる。場合により、第1エッチストッパ層112が消滅し、下地の導電性領域111がダメージを受けることがある。その後レジストバターンPR1は除去する。

【0012】図13(C)に示すように、反射防止膜116上にレジスト層を形成し、露光現像して第2のレジストパターンPR2を形成する。レジストパターンPR2は、ビア孔102を含む領域に配線用溝に対応する開口103を有する。

(0013)図13(D)に示すように、レジストバターンPR2をエッチングマスクとして用い、反射防止膜116、第2層間絶縁膜115のエッチングを行なう。第2エッチストッパ層114は、このエッチングに対するエッチストッパとして機能する。

【0014】なお、図13(D)のプロセスの際、第1エッチストッパ層112の膜質、厚さが不充分であると、エッチング中に第1エッチストッパ層112がエッチされ、下地の導電性領域111表面がダメージを受けることがある。

れている。下層との接続の確実性の点からは、先ピア方 50 【0015】図14(E)に示すように、第2のレジス

3

トパターンPR2を酸素プラズマによるアッシングによ り除去する。第1のエッチストッパ層112が十分残っ ていない場合、このアッシング工程において酸素プラズ マが、導電性領域111の表面にダメージを与えること がある。

【0016】図14 (F) に示すように、反射防止膜1 16、配線用溝底面に露出した第2エッチストッパ層1 14、ピア孔内に露出した第1エッチストッパ層112 を異方性エッチングで除去する。その後、デュアルダマ シン配線160を形成する。

【0017】上述の例は、配線用溝のエッチングの際。 第2エッチストッパ層114を用い、配線用溝のエッチ ングを第2エッチストッパ層で停止させている。従っ て、配線用溝底面にはエッチストッパ層114が残る。 露出している第2エッチストッパ層を除去しても、デュ アルダマシン配線160の配線部側面が第2エッチスト ッパ層114と接触する。

【0018】エッチストッパ機能を有する絶縁層は、一 般的に誘電率が高く、配線用溝側面にエッチストッパ層 が存在すると、配線間容量の増大につながる。そとで、 配線用溝エッチング用の第2エッチストッパ層を用いな いプロセスが提案されている。

【0019】図14 (G) に示すように、下地110上 にエッチストッパ層112、層間絶縁膜113を形成し た後、その表面に反射防止膜116を形成する。反射防 止膜116の上にレジストパターンを形成し、前述の例 と同様にエッチストッパ層112に達するピア孔102 を形成する。その後配線用溝を形成するためのレジスト パターンPR2を形成する。

【0020】図14(H)に示すように、レジストパタ 30 ーンPR2をマスクとし、反射防止膜116をエッチン グした後、第1層間絶縁膜113の所定厚さをコントロ ールエッチングする。エッチストッパ層を用いないの で、エッチング時間の制御によりエッチング深さを制御 する。このようにして、ピア孔102に連続した配線用 溝104を形成する。なお、エッチストッパ層を用いな いため、ピア孔肩部がエッチングされ、ビア孔の断面積は 上方に向かって徐々に増加する形状となる。

【0021】なおこの例においても、ビア孔102のエ チストッパ層112がエッチングされたりすると、その 下の導電領域111がダメージを受けることがある。

【0022】とのように、先ビア方式のデュアルダマシ ンプロセスにおいては、ビア孔底部に形成されたエッチ ストッパ層が損傷を受け、エッチストッパ層下部の導電 領域にダメージを受けるととがある。

【0023】ビア孔下方の導電性領域がダメージを受け にくくするために、ビア孔に詰め物を埋め込むプロセス が提案されている。

【0024】図15は、配線用溝のエッチングにエッチ 50 【0034】

ストッパ層を利用し、ビア孔に詰め物を入れるプロセス の例を示す。導電性領域111を有する下地110の上 に、第1エッチストッパ層112、第1層間絶縁膜11 3、第2エッチストッパ層114、第2層間絶縁膜11 5、反射防止膜116が積層される。レジストパターン を用いて第1エッチストッパ層112に達するピア孔1 02が形成される。

【0025】このピア孔102の下方部分に、エッチン グの際保護物となる詰め物155が埋め込まれる。反射 10 防止膜116の上に、配線用溝形成のための開口103 を有するレジストパターンPR2が形成される。 【0026】図15 (B) に示すように、レジストパタ

ーンPR2をエッチングマスクとし、反射防止膜11 6.第2層間絶縁膜115を異方的にエッチングする。 ビア孔102下方の第1エッチストッパ層112は詰め 物155で覆われているため、エッチングから保護され ている。

【0027】図15 (C) に示すように、レジストバタ ーンPR2をアッシングで除去する。詰め物155が有 20 機物で形成してある場合、アッシングで同時に除去する ことが出来る。なお、詰め物155とレジストパターン PR2を別々の除去工程で除去することも可能である。 【0028】第1エッチストッパ層112は、配線用溝 のエッチングから保護されているため、アッシングを受 けてもその下の導電性領域111かダメージを受けると とが少ない。

【0029】図15 (D) に示すように、第2層間絶縁 膜115上の反射防止膜116、配線用溝底面に露出し た第2エッチストッパ層114、ビア孔内に露出した第 1エッチストッパ層112をエッチングで除去する。と のようにして、配線用溝、ビア孔が下地中の導電性領域 111と接続された状態で形成される。

【0030】図15(E)に示すように、配線層を形成 し、第2層間絶縁膜115表面上の部分をCMPで除去 することにより、ビア孔および配線用溝を埋め込むデュ アルダマシン配線160が形成される。

[0031]

【発明が解決しようとする課題】以上説明したように、 従来のデュアルダマシン工程によれば、デュアルダマシ ッチングや配線用溝104のエッチングの際、第1エッ 40 ン配線の下に配置される導電性領域の表面を十分保護 し、信頼性の高い配線構造を形成することが必ずしも容 易でなかった。

> 【0032】本発明の目的は、下層導電層の表面を十分 保護することができ、信頼性の高いデュアルダマシン配 線を有する半導体装置の製造方法を提供することであ

> 【0033】本発明の他の目的は、このようなデュアル ダマシンプロセスを用いるのに適した構造を有する半導 体装置を提供することである。

【課題を解決するための手段】本発明の1 観点によれ ば、表面に導電性領域を有する下地と、前記下地の表面 を覆う絶縁性エッチストッパ膜と、前記絶縁性エッチス トッパ膜上に形成された層間絶縁膜と、前記層間絶縁膜 表面から第1の深さで形成された配線用溝と、前記配線 用溝底面から、前記層間絶縁膜の残りの厚さおよび前記 絶縁性エッチストッパ膜を貫通し、前記導電性領域に達 する接続用孔と、前記配線用溝および前記接続用孔を埋 め込んで形成されたデュアルダマシン配線と、を有し、 第1種の絶縁層と、前記第1種の絶縁層よりも下に配置 され、第1種の絶縁層とエッチング特性の異なる第2種 の絶縁層とを含む半導体装置が提供される。

【0035】本発明の他の観点によれば、表面に導電性 領域を有する下地上に絶縁性エッチストッパ膜を形成す る工程と、前記絶縁性エッチストッパ膜上に、第1種の 絶縁膜とその下に配置され、第1種の絶縁膜とエッチン グ特性の異なる第2種の絶縁膜とを含む層間絶縁膜を形 成する工程と、前記層間絶縁膜の表面から、前記層間絶 縁膜を貫通し、前記絶縁性エッチストッパ膜に達する接 20 続用孔を形成する工程と、前記接続孔内に、前記第2種 の絶縁膜の表面より下の高さまで有機物の保護詰物を形 成する工程と、前記接続孔と重複させ、前記層間絶縁膜 表面から第1種の絶縁膜中第1の深さまで配線用溝を形 成する工程と、前記保護詰物を除去する工程と、前記配 線用溝および前記接続用孔を埋め込んでデュアルダマシ ン配線を形成する工程と、を有する半導体装置の製造方 法が提供される。

[0036]

【発明の実施の形態】本発明者らは従来技術の問題点に 30 たエッチストッパ層112のエッチングを行なう。 ついて、より詳細に考察した。図15に示すプロセスに おいて、第1エッチストッパ層112を十分保護しよう とすると、詰め物155を厚く形成する必要がある。と とろが、ビア孔102の高さを制限しようとすると、詰 め物155の高さも制限されることになる。

【0037】詰物155の高さを低くすると、配線用溝 のエッチングの際、詰め物が無くなり、ピア孔底面に露 出した第1エッチストッパ層112がダメージを受ける ことがある。第1エッチストッパ層がダメージを受けな ッチングの際に詰め物155が第2エッチストッパ層1 14よりも上に突出し、シャドーイングと呼ばれる現象 が生じる。

【0038】 このシャドーイングが生じると、詰め物1 55の側壁部にエッチング残さが残る。ビア開口部やそ の周辺の配線用溝にエッチング残さが残ると、その後の Cuなどの金属埋め込み工程で不良が発生し易くなる。 【0039】図16は、配線用溝底面にエッチストッパ 層を配置しない場合の詰め物を用いたデュアルダマシン プロセスの例を示す。

【0040】図16(A)に示すように、導電性領域1 11を有する下地110の上に、エッチストッパ層11 2、層間絶縁膜113、反射防止膜116が積層されて いる。レジストパターンを用いてビア孔102を形成し た後、ビア孔下部に詰め物155を形成する。その後反 射防止膜116表面上に配線用溝形成用のレジストバタ ーンPR2を形成する。

【0041】図16(B) に示すように、レジストバタ ーンPR2をエッチングマスクとし、反射防止膜11 前記層間絶縁膜が前記配線用溝の側面および底面を包む 10 6、層間絶縁膜113の部分的エッチングを行なう。と の際、ビア孔下部には詰め物155が形成されており、 その下のエッチストッパ層112は、エッチングから保 護されている。

> 【0042】しかし、詰め物155は、その周囲の層間 絶縁膜113とはエッチング特性が異なる。このため、 詰め物155がマスクとなり、シャドーイングと呼ばれ る現象が生じる。すなわち、詰め物155の側部に深い 切れ込みが形成され易い。また、切れ込みは詰め物15 5の側壁から離れていくように形成され、詰め物155 周囲の層間絶縁膜には、鋭い突出部が形成される。この 現象を、以下異常エッチングと呼ぶことがある。

> 【0043】図16 (C) に示すように、配線用溝をエ ッチングした後、レジストパターンPR2をアッシング により除去する。詰め物155が有機物で形成されてい る場合は、アッシングにより詰め物155も同時に除去 される。なお、ピア孔上部には、シャドーイングにより 生じた突出部や深い切れ込み部が形成されている。

【0044】図16(D) に示すように、層間絶縁膜1 13表面上の反射防止膜116およびピア孔内に露出し

【0045】図16(E)に示すように、配線用溝およ びビア孔内にデュアルダマシン配線160の埋め込みを 行なう。しかしながら、ピア孔周辺に鋭い突出部や深い 切れ込みが形成されているため、配線160形成の際 に、ボイドが発生し易い。ボイドが生じると、下層配線 111と上層配線160の電気的接続が不充分となり易 44.

【0046】本発明者らは、なぜ図16に示すような異 常エッチングや下地導電体のダメージが生じるかを考察 いように詰め物155の高さを高くすると、配線用溝エ 40 した。考察の内容を図17、図18、図19を参照して

> 【0047】図17(A) に示すように、導電性領域1 11を有する下地110の表面上に、エッチストッパ層 112、層間絶縁膜113を形成した後、反射防止膜1 16を積層する。反射防止膜116の上にレジストマス クを形成し、ピア孔をエッチストッパ層112表面まで 形成する。その後、ビア孔形成に用いたレジストパター ンを除去し、配線溝形成用のレジストパターンPR2を 作成する。その後、ビア孔内に詰め物155を形成す

50 る。 C C で、 図 1 7 (A) においては詰め物 1 5 5 を高

さ600nm形成する。

影響を受ける。

【0048】図18 (A) においては、詰め物155を 髙さ400 n m形成する。又、図19 (A) において は、詰め物155を高さ200nm形成する。その他の 条件は、図17(A)と同様である。このように、詰め 物の高さが異なる場合、配線用溝をエッチングして行く 工程において、どのような変化が現れるかを考察する。 [0049]図17(B),図18(B)、図19 (B)は、それぞれ配線用溝を形成するため、層間絶縁 膜113を深さ400nmエッチングした状態を示す。 層間絶縁膜113のエッチング共に、詰め物155もエ ッチされるが、ビア孔内の詰め物155は残っている。 ビア孔の上縁部(肩部)は、斜めにエッチングされる。 【0050】図17(C)、図18(C)、図19 (C)は、配線用溝を深さ600nmエッチングした状 態を示す。詰め物155が200nm形成されていた図 19(C)の場合、配線溝のエッチングにより詰め物1

【0051】図17(D)、図18(D)、図19 (D)は、配線用溝を深さ800nmエッチした状態を 示す。図19(D)においては、エッチストッパ層11 2がエッチされ、さらに下地内の導電性領域1111がエ ッチされてしまう。従って、とのような状態でデュアル ダマシン配線を形成しても、配線の電気的特性は保証さ れず、信頼性の低い配線となってしまう。

55が消滅している。従って、さらにエッチングを進め

るとピア孔下のエッチストッパ層112がエッチングの

【0052】図17(D)においては、詰め物155は 十分残っているが、詰め物155の表面がエッチングさ れた肩部のエッチ表面よりも上に突出する形状となり、 異常エッチングが発生している。

【0053】図18(D)においては、エッチングされ た肩の領域が詰め物155表面に達し、エッチング残さ が生じる状態となっている。現在は異常エッチングが生 じていなくてもやがて異常エッチングが生じる状態であ

【0054】ととで定量的考察を行なう。図17 (A), (C) に示すように、層間絶縁膜113の厚さ をh、詰め物155の高さをz、溝エッチングの深さを さをz 'とする。詰め物の膜減り量は $\Delta z = z - z$ 'で ある。層間絶縁膜のエッチレートに対する詰め物のエッ チレートの比をbとする。

【0055】詰め物の膜減り量は、 $\Delta z = y/b$ と表せ る。従って、 $z'=z-\Delta z=z-(y/b)$ となる。 肩部のエッチング深さxを、 $x = \{1 + (1/1)$. 4) } yとする。すると、エッチング残さがでない条件 tt, $h-x=h-\{1+(1/1.4)\}$ y>z'=z- (y/b)となる。ビア底を保護するために必要な詰

yを大きくすると、zも大きくしなくてはならないが、 zを大きくするとエッチング残さがでやすくなる。

【0056】とのように、層間絶縁膜中にエッチストッ パ層を設けないコントロールエッチングにおいては、配 線用溝のエッチング深さが深くなる程異常エッチングが 生じ易くなる。詰め物の高さを低くすれば、異常エッチ ングは生じないが、エッチストッパ層がダメージを受 け、さらに下地の導電性領域がダメージを受ける危険性 が高くなる。厚い配線を形成するために深い配線溝を形 10 成する時が問題である。

【0057】図17、18、19に示した例において は、エッチング深さ400nmまでは障害が生じなくて も、エッチング深さ800nmでは良好な結果を得ると とができない。一般的に500nm以上深い溝エッチン グを行なおうとすると問題が生じる。

【0058】以下、図面を参照して本発明の実施例を説 明する。

【0059】図1(A)に示すように、導電性領域11 を有する下地10の上に、SiN等で形成された第1エ 20 ッチストッパ層12、弗素含有シリコン酸化物(FS G) 等で形成された第1層間絶縁膜13、窒化シリコン (SiN)等で形成された第2エッチストッパ層14、 弗素含有酸化物等で形成された第2層間絶縁膜15、S i N等で形成された絶縁性反射防止膜 16を積層する。 【0060】FSGは、通常の酸化シリコンより低い誘 電率を有する。弗素の含有量等により、誘電率を可変制 御することもできる。窒化シリコンは、酸化シリコンの エッチングに対して極めて低いエッチレートとすること ができ、エッチストッパとすることができるが、誘電率 30 は酸化シリコンの誘電率よりも高い。

【0061】とれらの積層は、化学気相堆積(CVD) によって形成することができる。第1エッチストッパ層 12、第2エッチストッパ層14は、例えばSiN膜に よって形成する。第1層間絶縁膜13は、例えば弗素含 有シリコン酸化物によって形成する。第2層間絶縁膜1 5は、例えば第1層間絶縁膜13よりも厚い弗素含有シ リコン酸化物によって形成する。反射防止膜 16は、例 えばSiN膜によって形成する。

【0062】 この積層構造は、図15 (A) に示したも y、ピア孔肩部の最大深さをx、詰め物155の残り高 40 のと同様であるが、図15(A)と較べると第2エッチ ストッパ層14がより下地10に近い位置に配置されて いる。すなわち、第1層間絶縁膜13が薄く、第2層間 絶縁膜15が厚く形成されている。配線用溝は、第2層 間絶縁膜15の上部にコントロールエッチングで形成さ れる。

【0063】反射防止膜16上にレジストパターンを形 成し、第1エッチストッパ層12に達するビア孔HPを 形成する。その後レジストパターンは除去し、ビア孔H Pの下部に有機物の保護詰め物55を形成する。保護詰 め物の高さは、2>(y/b)である。エッチング深さ 50 め物55は、例えば感光材を除去したレジスト材料で形 成する。詰め物55の高さは、現像液による詰め物の除 去を時間制御することにより行なうことが出来る。詰め 物55の上面は、第2エッチストッパ層14の上面より も上に位置されないことが好ましい。

11

【0064】反射防止膜16の上に、配線用溝の形状を 有する開口WAを形成したレジストパターンPR2を形 成する。

【0065】図1(B)に示すように、開口WAを有す るレジストパターンPR2をマスクとし、反射防止膜1 ールエッチングを行なう。エッチャントガスとしては、 例えば、CFを含むガスとOzを含むガスとの混合ガス を用いる。

【0066】エッチング深さは、第2層間絶縁膜15の 中間までの深さに選択する。 このようにして、第2層間 絶縁膜15に、配線用溝WGが形成される。配線用溝W Gの側面および底面は、誘電率の低い第2層間絶縁膜1 5で画定されており、第2エッチストッパ層14は配線 用溝底面より下方に配置されている。

エッチングにおいてはエッチストッパ層として機能して いない。しかし、ビア孔HP内の詰物55の周囲を囲 み、肩部のエッチングを抑制し、異常エッチングの発生 を防止している。

【0068】配線用溝のエッチングの後、アッシングを

【0069】図1(C)に示すように、アッシングによ ってレジストパターンPR2および有機物の保護詰め物 55が除去される。

【0070】図1(D) に示すように、例えばCHF, +02をエッチングガスとして用い、反射防止膜16お よび第1エッチストッパ層12のシリコン窒化膜をエッ チングする。

【0071】図1(E)に示すように、配線用溝および ビア孔内にデュアルダマシン配線60を形成する。デュ アルダマシン配線60は、例えばTaNをスパッタして バリア層を形成した後、Cuのシード層、Cuの主配線 層を形成する。Cu層の形成は、例えばメッキにより行 なうことができる。第2層間絶縁膜15上面上に堆積し たパリア層、シード層、主配線層は、CMP等により除 40 突起と深い切れ込みを有している。 去する。

【0072】本実施例によれば、詰め物55の上面は、 SiNで形成された第2エッチストッパ層14の上面以 下の高さに位置しているため、配線用溝のエッチングに おいてビア孔周囲の異常エッチングが抑制される。この ため、配線用溝に連続するビア孔の形状が滑らかとな り、バリア層が配線溝、ビア孔の内面に良く付着し、そ の後のパリア層形成、主配線層形成を良好に行なうこと ができる。

誘電率を有するが、との第2エッチストッパ層14は主 配線層よりも下に位置している。従って、配線間容量の 増大は抑制される。ビア孔は基板面内でわずかに分布す るのみであり、第2エッチストッパ層が配線溝側壁と接 する場合と較べ、付随容量に与える影響は小さい。

【0074】なお、図1(D)に示す第1エッチストッ パ層12のエッチング工程において、第2層間絶縁膜が エッチングされることもある。

【0075】図1(F)は、図1(D)に示す第1エッ 6をエッチングした後、第2層間絶縁膜15のコントロ 10 チストッパ層12のエッチング工程において配線用溝底 面の第2層間絶縁膜15がエッチングされ、第2エッチ ストッパ層14が露出された場合を示す。第2エッチス トッパ層 14 が露出することにより、配線の付随容量は 若干増加する。しかし、導電性領域11表面のダメージ を防止し、かつ異常エッチングを防止する効果は保たれ

【0076】なお、第2のエッチストッパ層14をどの 髙さに形成するのが好ましいかを以下補足的に説明す る。第2のエッチストッパ層14を省略した状態の層間 【0067】第2エッチストッパ層14は、配線用溝の 20 絶縁膜の厚さを例えば1500nmとする。この層間絶 縁膜に配線用溝として深さ800nmの溝を形成する場 合を考察する。保護用詰め物の高さは600mmとす

> 【0077】図20 (AA) は、第2のエッチストッパ 層14を用いないで深さ800nmの溝を形成した場合 の断面構造を概略的に示す。ピア孔近傍において肩部の エッチングが進み、詰め物55の周囲に異常エッチング が生じている。

【0078】図20 (BA) は、レジストパターンPR 30 2及び詰め物55を除去した状態を示す。層間絶縁膜は ビア孔周辺において鋭い突起と切れ込みを有し、その後 のデュアルダマシン配線の形成を困難にする。

【0079】図20 (AB) は、エッチストッパ層を層 間絶縁膜の下から200nmの位置に配置した場合を示 す。この場合にも、ビア孔周辺の肩部のエッチングは進 行し、詰め物55の表面がエッチング表面よりも上に突 出し、その周囲で異常エッチングが生じている。

【0080】図20(BB)は、レジストパターンPR 2を除去した状態を示す。ピア周辺の層間絶縁膜は鋭い

【0081】図20 (AC)、(BC)は、第2のエッ チストッパ層14を層間絶縁膜の底面から髙さ約400 nmの位置に配置した場合を示す。肩部のエッチング は、第2のエッチストッパ層14でストップされ、ビア 孔の下部に詰め物55が残留している。

【0082】図20 (BC) に示すように、レジストパ ターンPR2を除去すると、ビア孔周辺で緩やかな傾き の肩部を有するデュアルダマシン配線溝が形成されてい

【0073】第2エッチストッパ層14は、比較的高い 50 【0083】図20(AD)、(BD)は、第2のエゥ

チストッパ層14を層間絶縁膜底面から髙さ約600n mの位置に配置した場合を示す。ビア孔周辺の肩部のエ ッチングが進行し、第2のエッチストッパ層14が露出 すると、肩部のエッチングはそれ以後ほぼ進行しない状

【0084】図20 (BD) に示すように、レジストバ ターンPR2を除去すると、ほぼ平坦な平面を有する配 線用溝と周囲に異常エッチングが生じていないビア孔が 得られる。このように、ビア孔周辺で肩部のエッチング が進行し、エッチストッパ層が露出した時点で詰め物の 10 上面の高さが肩部の最も低い位置よりもさらに下部に配 置するようにすれば、異常エッチングを効率的に防止 し、良好な形状を得ることができる。

【0085】図1の実施例においては、層間絶縁膜を3 層の積層構造で形成した。層間絶縁膜の構成をより簡略 化することもできる。

【0086】図2は、層間絶縁膜を2層の積層構造で形 成する場合を示す。図2(A)に示すように、導電性領 域11を有する下地10の上に、エッチストッパ層1 2、ブラズマSiOz等で形成された第1層間絶縁膜5 6、弗素含有シリコン酸化物等で形成された第2層間絶 縁膜15、SiN等で形成された反射防止膜16を積層 する。

【0087】第1層間絶縁膜56、第2層間絶縁膜15 は、類似のエッチレートを有するが、第1層間絶縁膜の エッチレートは低く、第2層間絶縁膜のエッチレートは 高い。

【0088】第2層間絶縁膜15の厚さは、その後形成 する配線用溝の深さよりも厚く選ぶ。また、第2エッチ めに形成することが好ましい。たとえば、第2層間絶縁 膜15よりも第1層間絶縁膜56を厚くする。

【0089】図1の実施例と同様、反射防止膜16の上 にレジストバターンを形成し、反射防止膜16、第2層 間絶縁膜15、第1層間絶縁膜56の異方性エッチング を行ない、ビア孔HPを形成する。その後レジストバタ ーンは除去し、ビア孔HPの底部に有機化合物の保護詰 め物55を形成する。保護詰め物55は、第1の実施例 と同様であり、第1層間絶縁膜56表面よりも低い高さ まで形成する。第1層間絶縁膜56、第2層間絶縁膜1 5は、類似のエッチレートを有する。

【0090】反射防止膜16の上に、配線用溝のバター ンに対応する開口WAを有するレジストパターンPR2 を形成する。

【0091】図2 (B) に示すように、開口WAを有す るレジストパターンPR2をエッチングマスクとし、反 射防止膜16、第2層間絶縁膜15のエッチングを行な う。第2層間絶縁膜15のエッチングは、コントロール エッチングとし、時間制御によりエッチ深さを制御す

チングを停止させる。とのようにして、第2層間絶縁膜 15 に配線用溝WGが形成される。

【0092】保護詰め物55は、第2層間絶縁膜15よ りもエッチングレートの低い第1層間絶縁膜56に囲ま れているため、配線用溝のエッチング時に保護詰め物5 5周囲に異常エッチングのおこる可能性は少ない。

【0093】図2(C)に示すように、レジストパター ンPR2、保護詰め物55をアッシングにより除去す る。

【0094】図2(D)に示すように、第2層間絶縁膜 15上面上の反射防止膜16、ピア孔底部のエッチスト ッパ層12のSiN膜をエッチングにより除去する。 【0095】図2(E)に示すように、配線用溝および ビア孔内にデュアルダマシン配線60を形成する。これ らの工程は、第1の実施例と同様である。

【0096】図2に示した実施例において、第1層間絶 縁膜56、第2層間絶縁膜15の厚さをどのように選べ ば良いかをより具体的に説明する。第2層間絶縁膜、第 1層間絶縁膜の和である層間絶縁膜の高さを1500n 20 mとし、配線用溝の深さを800mmとする。又、ピア 孔内への保護用詰め物の高さを約500nmとする。

【0097】図21 (AA)、(BA)は、1層の層間 絶縁膜15で層間絶縁膜を形成した場合を示す。 この場 合、ビア孔周辺のエッチングが進行し、詰め物55の周 辺に異常エッチングが生じてしまう。レジストパターン PR2を除去した状態では、図21(BA)に示すよう に、ビア孔周辺に鋭い突起と深い切れ込みが生じてい

【0098】図21 (AB)、(BB)は、下方に配置 ストッパ層が存在しないので、第1層間絶縁膜56は厚 30 する第1層間絶縁膜56の厚さを約200mm (第2層 間絶縁膜15の厚さは1300nm)とした場合を示 す。との場合、ピア孔周辺の肩部のエッチングが進行 し、第1層間絶縁膜56が露出する時点で異常エッチン グが発生している。

> 【0099】図21 (AC)は、第1層間絶縁膜56の 高さを約400mmとした場合を示す。ビア孔周辺の肩 部のエッチングが進行し、第1層間絶縁膜55が露出す ると、その後肩部のエッチングの進行は緩やかになる。 エッチング終了後、レジストパターンPR2を除去した 40 状態では、図21(BC)に示すように、第1層間絶縁 膜55の主要部分ではほぼ垂直な側壁を有し、上部で緩 やかな傾きの肩部を有するピア孔が得られる。

【0100】図21 (AC)、(BD)は、第1層間絶 縁膜55の高さを約600nmとした場合を示す。この 場合には、図21(AC)よりも早いタイミングで第1 層間絶縁膜55が露出し、その後第1層間絶縁膜44の エッチングは綴やかに進行するため、肩部のエッチング 量はより小さくなる。図21(BD)に示すように、レ ジストパターンPR2を除去した状態では、ほぼ垂直な る。第2層間絶縁膜15の一部厚さが残った状態でエッ 50 側壁を有するビア孔主要部とその上部においてわずかに 傾斜する肩部を有するデュアルダマシン配線用溝が得ら れる。

【0101】このように、詰め物55の表面は、エッチ ングを抑制する層の上表面よりも下の位置に配置されて いる場合に良好なエッチング形状を実現することが可能 となる。

【0102】本実施例においては、誘電率の高いSiN などの第2エッチストッパ層を用いないため、配線間容 量を低減すると共に、ビア孔間の容量増大も抑制すると

【0103】図2(F)は、図2(D)に示す第1エッ チストッパ層12のエッチング工程において、配線用溝 底面の第2層間絶縁膜15がエッチングされ、第1層間 絶縁膜56が露出した場合を示す。配線用溝がさらに第 1層間絶縁膜中に入り込む場合もある。第1層間絶縁膜 56が露出することにより、配線の付随容量は若干増加 する。しかし、導電性領域11表面のダメージを防止 し、かつ異常エッチングを防止する効果は保たれる。

【0104】第2の実施例においては、下部層間絶縁膜 をプラズマSiO,膜で形成した。プラズマSiO,膜 は、エッチレートが低いが、誘電率はSiNより低いも のの、余り低くない。上下配線層間の容量をさらに低減 するためには、誘電率の更に低い材料を使用することが 望まれる。

【0105】図3は、異常エッチング防止用のプラズマ SiO、膜の厚さを制限し、その上下を弗素含有シリコ ン酸化膜で挟んだ層間絶縁膜を用いる構成を示す。図3 (A) に示すように、導電性領域11を有する下地10 の上に、SiN等で形成されたエッチストップ層12. 弗素含有シリコン酸化膜で形成された第1層間絶縁膜1 3、プラズマSiO,膜で形成されたエッチング抑制絶 縁層54、弗素含有シリコン酸化膜で形成された第2層 間絶縁膜15、SiN等で形成された反射防止膜16を 積層する。

【0106】第1層間絶縁膜13、第2層間絶縁膜1 5、エッチング抑制絶縁膜54は、保護詰め物と類似の エッチレートを有するが、第1層間絶縁膜13、第2層 間絶縁膜15のエッチレートは高く、エッチング抑制絶 縁膜54のエッチレートは低い。

おける第1層間絶縁膜56を、第1層間絶縁膜13とエ ッチング抑制絶縁膜54との積層で置き換えた構成に対 応する。

【0108】反射防止膜16上にレジストパターンを形 成し、ビア孔HPを形成する。その後レジストパターン を除去し、ビア孔HP下部に有機化合物の保護詰め物5 5を形成する。保護詰め物55の上面は、エッチング抑 制絶縁膜54の上面よりも上に出ず、かつエッチング抑 制絶縁膜54に取り囲まれるように配置する。

□WAを有するレジストパターンPR2を形成する。 【0110】図3(B)に示すように、レジストパター ンPR2をエッチングマスクとし、反射防止膜16をエ

16

ッチングした後、第2層間絶縁膜15のコントロールエ ッチングを行う。第2層間絶縁膜15のコントロールエ ッチングは、第2層間絶縁膜の一部厚さが残るように設

【0111】この時、ビア孔周囲の肩部において、エッ チングが進行するが、その下にエッチレートの低い絶縁 10 層54が配置されているため、肩部分のエッチングは絶 縁層54で抑制され、保護詰め物55周囲の異常エッチ ングは抑制される。

【0112】図3(C)に示すように、レジストパター ンPR2、保護詰め物55をアッシングにより除去す

【0113】図3 (D) に示すように、第2層間絶縁膜 15表面上の反射防止膜16、ピア孔底部のエッチスト ッパ層12をエッチング除去する。このようにして、異 常エッチングを抑制しつつ、配線用溝およびピア孔を形 20 成することができる。

【0114】図3(E)に示すように、配線用溝および ビア孔内にデュアルダマシン配線60を形成する。この 工程は、上述の実施例と同様である。

【0115】図3(F)は、図3(D)に示す第1エッ チストッパ層12のエッチング工程において、配線用溝 底面の第2層間絶縁膜15がエッチングされ、エッチン グ抑制絶縁層54が露出した場合を示す。配線用溝がさ らにエッチング抑制絶縁層中に入り込む場合もある。エ ッチング抑制絶縁層54が露出することにより、配線の 30 付随容量は若干増加する。しかし、導電性領域11表面 のダメージを防止し、かつ異常エッチングを防止する効 果は保たれる。

【0116】上述の実施例においては、下地導電領域表 面のダメージを防止するために、ピア孔の下部に詰め物 を設けた。以下、詰め物を使用せずにピア孔下方の導電 性領域表面をダメージから保護する実施例を説明する。 【0117】図4および図5は、本発明の他の実施例に よる半導体装置の製造方法を示す。

【0118】図4(A)に示すように、銅配線などの導 【0107】図3(A)の構成は、図2(A)の構成に 40 電性領域11を有する下地10の表面上に、第1エッチ ストッパ層12、第1層間絶縁膜13、第2エッチスト ッパ層14、第2層間絶縁膜15、反射防止膜16の積 層を形成する。とれらの積層は、化学気相堆積(CV D) によって形成することができる。

> 【0119】第1エッチストッパ層12、第2エッチス トッパ層14は、例えば厚さ約50nmのSiN膜によ って形成する。第1層間絶縁膜13は、例えば厚さ30 0 n mの弗素含有シリコン酸化物によって形成する。第 2層間絶縁膜15は、第1層間絶縁膜13よりも厚い、

【0109】反射防止膜16表面上に、配線溝形成用開 50 例えば厚さ900nmの弗素含有シリコン酸化物によっ

て形成する。反射防止膜16は、例えば厚さ50nmの SiN膜によって形成する。反射防止膜16の表面上に レジスト膜を塗布し、露光、現像することによってビア 孔用の開□HAを有するレジストパターンPR I を形成 する。

【0120】図4(B)に示すように、レジストパター ンPR1をエッチングマスクとし、反射防止膜16、第 2層間絶縁膜15、第2エッチストッパ層14をエッチ ングする。このエッチングにおいて、SiN膜16、1 用い、弗素含有シリコン酸化物で形成された第2層間絶 縁膜に対しては例えばCFを含むガスとO,を含むガス の混合ガスをエッチャントして用いる。このエッチング により形成されたビア孔HPの下部には、第1層間絶縁 膜13が露出する。

【0121】図4(C)に示すように、アッシングによ りレジストパターンPR1を除去する。なお、図4

(B)、(C)の工程において、下地導電領域11は、 第1エッチストッパ層12、第1層間絶縁膜13で覆わ れているため、エッチングおよびアッシングによりダメ 20 ージを受けることから防止されている。

【0122】図4(D)に示すように、反射防止膜16 上にレジスト層を塗布し、露光、現像することにより配 線用開□WAを有するレジストパターンPR2を形成す る。

【0123】図5(E)に示すように、レジストパター ンPR2をエッチングマスクとし、反射防止膜16をエ ッチングした後、第2層間絶縁膜15のコントロールエ ッチングを行なう。第2層間絶縁膜15のエッチング深 値とする。

【0124】 このように設定することにより、配線用溝 WGをエッチングする間に、ピア孔下方の第1層間絶縁 膜13は完全にエッチングされ、第1エッチストッパ層 12が露出する。第1エッチストッパ層12のエッチレ ートは、第2層間絶縁膜15のエッチレートよりも十分 低くすることができ、配線用溝のエッチングによっても 第1エッチストッパ12が充分な厚さで残っており、そ の下の導電性領域がダメージを受けることは容易に防止 される。

【0125】図5(F)に示すように、アッシングによ りレジストパターンPR2を除去する。 このアッシング においても、下地10内の導電性領域11表面は、第1 エッチストッパ層12によって覆われており、アッシン グよりダメージを受けることから防止される。

【0126】図5(G)に示すように、第2層間絶縁膜 15上の反射防止膜16およびピア孔内に露出した第1 エッチストッパ層12をエッチングで除去する。第1エ ッチストッパ層12が除去され、導電性領域11を露出 するビア孔HPAが形成される。

【0127】図5 (H) に示すように、配線用溝WGお よびピア孔HPA内面上にバリア層19、主配線層20 を埋め込んでデュアルダマシン配線を形成する。なお、 第2層間絶縁膜15上に堆積したバリア層、主配線層 は、CMPなどによって除去する。

【0128】本実施例においては、図4(B)で作成す るピア孔HPは、導電性領域11表面を覆うエッチスト ッパ層12まで到達せず、その上に形成された第1層間 絶縁膜13表面で留まっている。このため、その後行な 4に対しては弗素を含有するガスをエッチャントとして 10 われる配線溝形成用エッチングにおいて、第1エッチス トッパ層12が充分な厚さで残り、導電性領域がダメー ジを受けることが容易に防止される。

> 【0129】なお、第1層間絶縁膜13の厚さは、配線 用溝形成用のエッチングにおいて完全にエッチされる厚 さに選択する。例えば、配線用溝WGの第2層間絶縁膜 内における深さ d l を 500 n m とし、第1層間絶縁膜 13の厚さd2を300nmとする。

【0130】第2層間絶縁膜に配線溝WGを形成するエ ッチングのエッチレート比を層間絶縁膜13、15:エ ッチストッパ層 12=12:1に選択する場合、第1層 間絶縁膜13がエッチされた段階で配線用溝は約300 nmエッチされている。残り200nmのエッチングを 行なう際、第1エッチストッパ層12は200/12= 16.6 n m エッチングされることになる。第1 エッチ ストッパ層12は、厚さ約50nm形成されているた め、第1エッチストッパ層12は充分な厚さ残り、導電 性領域がダメージを受けることは容易に防止される。

【0131】又、先に形成したピア孔HPには、詰め物 が設けられておらず、配線用溝のエッチングにおいてビ さは1は、第1層間絶縁膜13の厚さは2よりも大きな 30 ア孔周辺に異常エッチングが生じることが防止される。 【0132】図4、図5に示した実施例においては、層 間絶縁膜中にエッチストッパ層を配置した構成を用い た。必ずしもエッチストッパ層を用いなくても、同様の 効果を上げることが可能である。

> 【0133】図6は、本発明の他の実施例による半導体 装置の製造方法を示す断面図である。

【0134】図6(A)に示すように、下地10表面上 に第1エッチストッパ層12を形成した後、プラズマS i O₂ 膜 1 7を厚さ約200 n m形成する。 とのプラズ 40 マSiO,層17の上に、弗素含有シリコン酸化物で形 成された第2層間絶縁膜15を厚さ約1000nm形成 する。第2層間絶縁膜15上には、反射防止膜16を厚 さ約50nm形成する。

【0135】この構成においては、図4(A)に示す構 成における第1層間絶縁膜13と第2エッチストッパ層 14との積層がプラズマSiO,膜で形成された第1層 間絶縁膜17に置換された構成となっている。

【0136】ビア孔形成用開口HAを有するレジストバ ターンPR1を反射防止膜16上に形成し、反射防止膜 50 16、第2層間絶縁膜15のエッチングを行なう。この

エッチングにおいては、エッチストッパ層が存在しない ため、第1層間絶縁膜17表面は若干オーバーエッチさ れる。

【0137】第1層間絶縁膜のエッチレートを、第2層 間絶縁膜のエッチレートよりも低い値に設定することに より、オーバーエッチ量は抑制される。例えば、第2層 間絶縁膜15をCFを含むガス、O2を含むガスの混合 ガスをエッチャントしてエッチングする場合、第2層間 絶縁膜15と第1層間絶縁膜17に対するエッチレート は、第2層間絶縁膜:第1層間絶縁膜=2:1に設定す 10 ることができる。

【0138】第2層間絶縁膜15に対するエッチングに おいて、約150nm相当のオーバーエッチを行なった 場合、第1層間絶縁膜17の表面は深さ約75mmエッ チされることになる。この場合、第1層間絶縁膜17 は、約125 nmの厚さ残る。従って、第1エッチスト ッパ層12は全くエッチングされず、その下に配置され た導電性領域11がダメージを受けることはほぼ完璧に 防止される。

【0139】ピア孔HPの形成後、レジストパターンP R1はアッシングで除去する。このアッシングにおいて も、下地10内の導電性領域11がダメージを受けると とはほぼ完璧に防止される。

【0140】図6 (B) に示すように、反射防止膜16 上に配線用溝をエッチングするための開口WAを有する レジストパターンPR2を形成する。

【0141】図6(C)に示すように、レジストパター ンPR2をエッチングマスクとし、第2層間絶縁膜15 に配線用溝WGを形成すると共に、ピア孔底面下の第1 ッチングは、第1層間絶縁膜17を完全に除去した後、 オーバーエッチングが行なわれるように設定する。

【0142】すなわち、第1層間絶縁膜17の厚さd3 は、第2層間絶縁膜15中に深さd1の配線用溝WGを エッチングする時完全にエッチングされる値に設定す る。第1層間絶縁膜17と第2層間絶縁膜15のエッチ レートが異なる場合は、当然エッチレートによる重み付 けを行なう。

【0143】上述の厚さを用いた場合、厚さ125nm の第1層間絶縁膜17をエッチングする間に、第2層間 絶縁膜15は深さ約250nmエッチングされる。配線 用溝の深さd1を500nmに設定した場合、第2層間 絶縁膜15に対しては、残り約250 nm分のエッチン グが行なわれる。エッチレート比を、第2層間絶縁膜1 5:エッチストッパ膜12=12:1に設定する場合。 第1エッチストッパ層は250/12=20.8nmエ ッチングされることになる。エッチストッパ層12はこ のエッチングによっても充分残存し、導電性領域がダメ ージを受けることはほぼ完璧に防止できる。

【0144】その後アッシングを行なってレジストバタ 50 膜13は全くエッチされないことにもなる。

ーンPR2を除去する。

【0145】図6(D)に示すように、シリコン窒化膜 に対するエッチングを行ない、第2層間絶縁膜上の反射 防止膜16、導電性領域上のエッチストッパ層12を除 去する。その後、図5(H)に示す工程と同様の工程を 行ない、シード層、バリア層、主配線層を形成し、デュ アルダマシン配線を完成する。

20

【0146】図3の実施例同様、上下配線層の付随容量 を更に低減することもできる。図7(A)、(B)は、 上下配線層の付随容量を更に低減する実施例を示す。

【0147】図7(A)において、層間絶縁膜は、下か ら弗素含有シリコン酸化膜13、プラズマ酸化膜17、 弗素含有シリコン酸化膜15で形成されている。弗素含 有シリコン酸化膜13の誘電率は低く、容量低減に有効 である。図6(A)~(D)同様の工程を行うことによ り、図7(B)の構造を得る。

【0148】なお、上述の実施例においては、ピア孔用 開口は、配線溝用開口の領域内に配置されることを前提 としている。このためには、位置合わせ余裕をみこんで 20 パターンを設計する必要がある。位置合わせ余裕が小さ くなった場合、位置合わせずれによりピア孔パターンと 配線溝用パターンがずれる場合が生じ得る。

【0149】図8(A)は、ビア孔用開口HPと配線溝 用開口WAに位置合わせずれを生じた場合を示す。との 場合、配線溝用開口WAに含まれていないビア孔領域に は、レジストが残されることになる。

【0150】図8(B)は、配線溝用開口WAの光近接 効果により、配線溝用開口WAが後退した場合、ビア孔 用開口HPの一部が配線溝用開口WAに覆われなくなっ 層間絶縁膜17を除去するエッチングを行なう。とのエ 30 た場合を示す。との場合も、ピア孔用開口HPの一部は 配線用溝用開口WAに覆われず、その領域のレジストは 除去されず、残ることになる。

> 【0151】図8(C)は、このような位置合わせずれ 又はパターンの光近接効果による後退により、ビア孔用 開口の一部が配線溝用開口に覆われなくなった場合の配 線溝用エッチングを行なうレジストパターンPR2の形 状を概略的に示す。配線溝用開口WAは、ビア孔HPの 一部から外部に向って延在する。ビア孔HPの一部領域 には、レジストパターンPR2が入り込んでいる。

【0152】図8 (C) に示した構成においては、配線 溝用開□HPが第1層間絶縁膜13表面まで達している が、ビア孔の断面積が減少している。

【0153】図8(D)は、位置合わせずれがさらに大 きくなった場合に生じ得る現象を示す。この場合には、 配線溝用エッチングのエッチングマスクとなるレジスト パターンPR2の開口は、ビア孔HPの深さ方向の一部 にしか到達せず、ビア孔HPの下部においてはビア孔全 面がレジストによって覆われている。この場合、配線溝 用エッチングを行なっても、ビア孔下方の第1層間絶縁

【0154】 このように、ピア孔HPと配線溝用開口W Aが位置合わせずれを生じた場合に、ビア導電体のコン タクト不良が生じ得る。以下、とのような位置合わせず れが生じた場合にも、ビア孔を確実に下地導電領域表面 に達するようにする実施例を説明する。

【0155】図9、図10は、本発明の他の実施例によ る半導体装置の製造方法を説明する断面図である。

【0156】図9(A)において、導電性領域11を有 する下地10表面上に、第1エッチストッパ層12、第 1層間絶縁膜13、第2エッチストッパ層14、第2層 10 間絶縁膜15、ハードマスク層18を積層する。

【0157】第1エッチストッパ層12、第2エッチス トッパ層14は、例えば厚さ50nmのSiN膜によっ て形成する。第1層間絶縁膜は、例えば厚さ約300n mの弗索含有シリコン酸化膜によって形成する。第2層 間絶縁膜15は、例えば厚さ900nmの弗素含有シリ コン酸化膜によって形成する。ハードマスク層18は、 例えば厚さ100nmのTiNなどのメタル層によって 形成する。

布し、露光、現像してピア孔用開口HAを有するレジス トパターンPR1を形成する。レジストパターンPR1 をエッチングマスクとして用い、ハードマスク層18を エッチングした後、第2層間絶縁膜15のエッチングを 行う。

【0159】ハードマスク層18のエッチングは、例え ぱClを含むガスをエッチャントとした異方性プラズマ エッチングで行なう。第2層間絶縁膜15のエッチング は、CFを含むガスとOzを含むガスの混合ガスをエッ チャントとした異方性プラズマエッチングにより行な う。このエッチングにおいて、弗素含有酸化膜15とS i N膜14に対するエッチレートは、たとえば弗素含有 シリコン酸化膜 1 5 : S i N膜 1 4 = 1 2 : 1 に設定さ れる。

【0160】なお、第2層間絶縁膜15に対するエッチ ングは、ハードマスク層18をマスクとしても行なうと とができる。との場合、レジストパターンPR1は第2 層間絶縁膜エッチング前に除去しても良い。

【0161】第2層間絶縁膜15のエッチングを行なっ た後、第2エッチストッパ層14のエッチングを行な う。このエッチングにおいて、レジストパターンPR 1 はマスクとして残存しても、その前に除去しても良い。 レジストパターンPRIが残っている場合は、その後ア ッシング等により除去する。

【0162】図9(B)に示すように、ハードマスク層 18の上に、配線溝形成用レジストパターンPR2を形 成する。レジストパターンPR2の開□WAは、ビア孔 HPを完全に含まなくても良い。

【0163】図9(C)に示すように、レジストパター ンPR2をマスクとし、ハードマスク18のエッチング 50 ロセスに対しても適用できる。

を行なう。このエッチングにおいて、ピア孔HPの一部 はレジストで覆われているが、配線用溝形成領域のハー ドマスク層18のエッチングには支障がない。

【0164】図9(D)に示すように、レジストパター ンPR2を除去する。ビア孔HP内に入り込んでいたレ ジストは除去され、ビア孔HP全体が露出する。又、第 2層間絶縁膜15上のハードマスク層18は、ビア孔H P上部および配線用溝形成領域を含む開口WAを有す る。

【0165】図10(E)に示すように、ハードマスク 層18をエッチングマスクとし、第2層間絶縁膜15の コントロールエッチングを行なうと共に、第1層間絶縁 膜13をエッチングする。とのエッチングは、第1層間 絶縁膜13を完全にエッチングした後、オーバーエッチ ングが行われるように設定される。

【0166】とのエッチングにおいては、第1および第 2層間絶縁膜13、15に対するエッチレートが、第1 エッチストッパ層12に対するエッチレートよりも十分 大きい条件で行なうことができる。例えば、上述のよう 【0158】ハードマスク層18の上にレジスト膜を塗 20 にCFを含むガスと、O2を含むガスの混合ガスをエッ チャントとして用い、エッチレート比を12:1で行な うことができる。このエッチングにおいて、第1エッチ ストッパ層12は充分な厚さで残り、その下の導電性領 域11のダメージを防止する。

> 【0167】図10(F)に示すように、ビア孔HP底 部に露出した第1エッチストッパ層12をエッチング し、導電領域11を露出するピア孔HPAを形成する。 【0168】図10(G)に示すように、ハードマスク 18および配線用溝、ビア孔上にバリアメタル層19お 30 よび主配線層20を形成する。バリアメタル層19は、 例えば厚さ約25 nmのTiN層で形成できる。主配線 層20は、例えば銅層で形成できる。バリアメタル層、 主配線層は、スパッタリング、メッキなどにより形成す るととができる。

【0169】図10(H)に示すように、第2層間絶縁 膜15上に形成された主配線層20、バリアメタル層1 9、ハードマスク層18をCMP等により除去し、平坦 な表面を形成する。

【0170】本実施例によれば、配線溝用エッチング 40 は、ピア孔用開口と配線溝用開口とを足し合わせた形状 のハードマスクに転写されたパターンをエッチングマス クとして行なわれる。配線溝用マスクがピア孔用マスク に対し位置合わせずれを生じても、ピア孔内に入り込ん でいたレジストは除去された後、エッチングが行なわれ るため、ビア孔形成が損なわれることが防止される。 【0171】本実施例における層間絶縁膜の積層構造

は、図4、図5に示す層間絶縁膜下部にエッチストッパ 層を有する構成を用いた。同様の製造プロセスがエッチ ストッパ層を用いない図6、7の層間絶縁膜を用いるプ

【0172】図11は、本発明の実施例による半導体装 置の製造方法を示す断面図である。

【0173】図11(A)に示すように、導電性領域1 1を有する下地10表面上に、エッチストッパ層12、 第1層間絶縁膜17、第2層間絶縁膜15、ハードマス ク層16を積層する。エッチストッパ層12は、例えば 厚さ50nmのSiN膜で形成する。第1層間絶縁膜1 7は、例えば屈折率n=1.5、厚さ約200nmのS i O, 膜によって形成する。第2層間絶縁膜15は、例 えば厚さ1000nmの弗素含有シリコン酸化膜によっ 10 て形成する。ハードマスク層16は、例えば厚さ100 nmのTiN膜によって形成する。

【0174】ハードマスク層16の上に、ピア孔パター ンを有する開口HAを有するレジストパターンPR1を 形成する。

【0175】レジストパターンPR1をエッチングマス クとして用い、ハードマスク層16をC1を含むエッチ ャントガスでエッチングした後、第2層間絶縁膜15を CFを含むガスとOzを含むガスの混合ガスをエッチャ ントガスとする異方性プラズマエッチングによりエッチ 20 導電性領域となる。 ングする。その後レジストバターンPR1は除去する。 【0176】図11(B)に示すように、ハードマスク 層16の表面上に配線溝バターンの開□WAを有するレ ジストパターンPR2を形成する。このレジストパター ンPR2をエッチングマスクとし、ハードマスク層16 のエッチングを行なう。なお、レジストパターンPR2 は、位置合わせずれによりピア孔内に入り込んだ形状で あるが、ビア孔に連続した配線溝用開口がハードマスク 層16に形成される。

ーンPR2を除去する。ビア孔内部に入り込んでいたレ ジストは除去され、ピア孔全体が露出する。ハードマス ク層16をエッチングマスクとし、第2層間絶縁膜15 のコントロールエッチングを行なう。このコントロール エッチングと同時に、ピア孔下部に残存する第1層間絶 縁膜17がエッチングされ、第1エッチストッパ層12 が露出する。

【0178】 このようにして、配線用溝とそれに接続し たビア孔がマスクの位置合わせずれにもかかわらず形成 層を形成し、CMP等により第2層間絶縁膜上の金属層 を除去する。図9から11に示した実施例によれば、マ スク合わせ余裕を大きくとることができ、確実な接続孔 の形成が行え、より電気的に良好な特性を示す配線構造 を形成することができる。配線をより高密度に配置する ことができる。

【0179】以上説明した実施例においては、1つのデ ュアルダマシン配線を形成した。実際の半導体装置にお いては、多層の配線層を形成し、各配線層において複数 のデュアルダマシン構造を形成する。

【0180】図12は、半導体集積回路装置の構成例を 示す断面図である。シリコン基板10の表面には、シャ ロートレンチアイソレーションにより素子分離領域ST Iが形成され、活性領域が画定されている。図に示す構 造においては、1つの活性領域内にnチャネルMOSト ランジスタn - MOSが形成され、他の活性領域内にp チャネルMOSトランジスタp - MOSが形成されてい

【0181】各トランジスタは、基板表面上に絶縁ゲー ト電極構造を有し、ゲート電極の両側の基板内にn型又 はp型のソース/ドレイン領域11が形成されている。 これらのソース/ドレイン領域は、前述の実施例におけ る導電性領域である。

【0182】シリコン基板10表面上に第1エッチスト ッパ層12、第1層間絶縁膜13、第2エッチストッパ 層14、第2層間絶縁膜15の積層が形成され、バリア 層19、主配線層20のデュアルダマシン配線構造が形 成されている。とれらのデュアルダマシン配線も、その 上方に形成される配線に対しては前述の実施例における

【0183】図においては、両端の導電性領域11上に それぞれ引き出し配線構造が形成され、中央の2つの導 電領域11上に相互を接続する他の配線構造が形成され ている。すなわち、図に示す2つのMOSトランジスタ は、コンプリメンタリMOS (CMOS) トランジスタ を構成している。

【0184】以上説明した第1配線層の上に、第3エッ チストッパ層22、第3層間絶縁膜23、第4エッチス トッパ層24、第4層間絶縁膜25の積層が形成され、 【0177】図11(C)に示すように、レジストパタ 30 との積層内にバリア層29、主配線層30のデュアルダ マシン配線構造が形成されている。

> 【0185】さらに上層には、第5エッチストッパ層3 2、第5層間絶縁膜33、第6エッチストッパ層34、 第6層間絶縁膜35が積層され、この積層内にバリアメ タル層39、主配線層40のデュアルダマシン配線構造 が形成されている。

【0186】さらに上層には、第7エッチストッパ層4 2、第7層間絶縁膜43、第8エッチストッパ層44、 第8層間絶縁膜45の積層が形成され、この積層内にバ される。その後、前述の実施例同様、バリア層、主配線 40 リアメタル層49、主配線層50のデュアルダマシン配 線構造が形成されている。このデュアルダマシン配線構 造の表面を覆って、保護膜52が形成されている。

> 【0187】これらのデュアルダマシン配線も、前述の 実施例のデュアルダマシン配線に相当する。このよう に、多層配線構造をデュアルダマシン配線構造を用いて 形成することにより、高集積度で付随容量が小さく、配 線抵抗の小さい配線構造を形成することができる。

【0188】以上実施例に沿って本発明を説明したが、 本発明はこれらに制限されるものではない。例えばエッ 50 チストップ層として、シリコン窒化膜の他、シリコン酸

化窒化膜、シリコンカーバイド (SiC、SiC:H) 等を用いてもよい。エッチレートの異なる膜は、組成、 密度、成長方法(CVD、蒸着、スパッタリング)、成 長温度の異なるシリコン酸化膜、弗素、燐、ボロン等添 加物の含有量の異なる添加物含有シリコン酸化膜、水素 シルセスキオキサン (HSQ), テトラエトキシシリケ ート(TEOS)など原料の異なるシリコン酸化膜、シ リコン窒化膜、シリコン酸化窒化膜、シロキサン結合を 有する無機化合物膜、有機化合物膜等から選択する事が できる。デュアルダマシン配線は、金属または金属化合 10 体装置。 物で形成できる。金属としては、金、銀、白金、銅、ア ルミニウム、タングステン、チタン、タンタル、モリブ デン等、またはこれらの合金を用いることができる。金 属化合物としては、チタンナイトライド、タンタルナイ トライド、タングステンナイトライド、またはモリブデ ンナイトライド等を用いることができる。

【0189】その他、種々の変更、改良、組み合わせが 可能なことは当業者に自明であろう。厚い、例えば50 0 n m以上の厚さの配線層に対してのみ、上述のデュア 未満の配線層に対しては、従来のデュアルダマシン配線 層を採用してもよい。1つの形態としては、下層配線 は、図13~21に示した従来型の配線で形成し、上層 配線は、図1~11に示した実施例による配線で形成す

【0190】なお、本発明に関し、以下を開示する。 【0191】(付記1) 表面に導電性領域を有する下 地と、前記下地の表面を覆う絶縁性エッチストッパ膜 と、前記絶縁性エッチストッパ膜上に形成された層間絶 縁膜と、前記層間絶縁膜表面から第1の深さで形成され 30 た配線用溝と、前記配線用溝底面から、前記層間絶縁膜 の残りの厚さおよび前記絶縁性エッチストッパ膜を貫通 し、前記導電性領域に達する接続用孔と、前記配線用溝 および前記接続用孔を埋め込んで形成されたデュアルダ マシン配線と、を有し、前記層間絶縁膜が前記配線用溝 の側面および底面を包む第1種の絶縁層と、前記第1種 の絶縁層よりも下に配置され、第1種の絶縁層とエッチ ング特性の異なる第2種の絶縁層とを含む半導体装置。 【0192】(付記2) 前記接続孔は、前記第1種の

有する付記1記載の半導体装置。 【0193】(付記3) 前記層間絶縁層が、さらに前 記第2種の絶縁層の下に配置され、第2種の絶縁層とエ ッチング特性の異なる第3種の絶縁層を含む付記1また

絶縁層内で上方に向って次第に断面積が増大する部分を 40

【0194】(付記4) 前記接続孔は、前記第2種の 絶縁層の途中から上方に向って次第に断面積が増大する 部分を有する付記3記載の半導体装置。

は2記載の半導体装置。

【0195】(付記5) 前記第2種の絶縁層が、前記

機能し得る層であり、前記接続用孔は前記第2種の絶縁 層下部から前記導電性領域表面まで実質的に同一の断面 形状を有する付記3または4記載の半導体装置。

26

【0196】(付記6) 前記第3種の絶縁層が、前記 第1の深さより小さい厚さを有する付記3~5のいずれ か1項記載の半導体装置。

【0197】(付記7) 前記第2種の絶縁層が前記絶 縁性エッチストッパ膜上に配置されており、前記第1の 深さより小さい厚さを有する付記1または2記載の半導

【0198】(付記8) 表面に導電性領域を有する下 地上に絶縁性エッチストッパ膜を形成する工程と、前記 絶縁性エッチストッパ膜上に、第1種の絶縁膜とその下 に配置され、第1種の絶縁膜とエッチング特性の異なる 第2種の絶縁膜とを含む層間絶縁膜を形成する工程と、 前記層間絶縁膜の表面から、前記層間絶縁膜を貫通し、 前記絶縁性エッチストッパ膜に達する接続用孔を形成す る工程と、前記接続孔内に、前記第2種の絶縁膜の表面 より下の高さまで有機物の保護詰物を形成する工程と、 ルダマシン配線を採用し、薄い、例えば厚さ500nm 20 前記接続孔と重複させ、前記層間絶縁膜表面から第1種 の絶縁膜中第1の深さまで配線用溝を形成する工程と、 前記保護詰物を除去する工程と、前記絶縁性エッチング ストッパ膜を除去し、導電性領域を有する下地までの接 続用孔を貫通させる工程と、前記配線用溝および前記接 続用孔を埋め込んでデュアルダマシン配線を形成する工 程と、を有する半導体装置の製造方法。

> 【0199】(付記9) 前記層間絶縁層が、さらに前 記第2種の絶縁層の下に配置され、第2種の絶縁層とエ ッチング特性の異なる第3種の絶縁層を含む付記8記載 の半導体装置の製造方法。

> 【0200】(付記10) 前記第2種の絶縁膜は、前 記第1種および第3種の絶縁膜よりエッチレートが低い 付記9記載の半導体装置の製造方法。

> 【0201】(付記11) 前記第2種の絶縁膜が他の エッチストッパ層とその下に配置された下層絶縁膜とを 有し、前記接続用孔を形成する工程が、前記第1種の絶 縁膜および他のエッチストッパ膜とその下に配置された 下層絶縁膜を有する第2種絶縁膜を貫通し、前記エッチ ストッパ膜に達する接続用孔を形成する工程である付記 8記載の半導体装置の製造方法。

【0202】(付記12) 表面に導電性領域を有する 下地上に絶縁性エッチストッパ膜を形成する工程と、前 記絶縁性エッチストッパ膜上に、第1種の絶縁膜とその 下に配置され、第1種の絶縁膜とエッチング特性の異な る第2種の絶縁膜とを含む層間絶縁膜を形成する工程 と、前記層間絶縁膜の表面から、前記第1種の絶縁膜を 貫通し、前記第2種の絶縁膜に達する接続用孔を形成す る第1エッチング工程と、前記接続孔と重複させ、前記 層間絶縁膜表面から第1種の絶縁膜中第1の深さまで配 第1種の絶縁層のエッチング時にエッチストッパとして 50 線用溝を形成するとともに、前記接続孔下の残りの層間 絶縁膜を除去する第2エッチング工程と、前記絶縁性エ ッチングストッパ膜を除去し、導電性領域を有する下地 までの接続用孔を貫通させる工程と、前記配線用溝およ び前記接続用孔を埋め込んでデュアルダマシン配線を形 成する工程と、を有する半導体装置の製造方法。

【0203】(付記13) 前記第2のエッチング工程 が、前記第2種の絶縁膜をエッチングして前記エッチス トッパ膜を露出する工程と、露出したエッチストッパ膜 をエッチングする工程とを含む付記12記載の半導体装 置の製造方法。

【0204】(付記14) 前記第2種の絶縁膜が、他 のエッチストッパ膜とその下に配置された下層絶縁膜と を有し、前記第1エッチング工程はマスクを用いて、前 記第1種の絶縁膜をエッチングする工程と、その後露出 した他のエッチストッパ膜をエッチングする工程とを含 み、前記第2のエッチング工程が、マスクを用いて前記 接続孔下の前記下層絶縁膜をエッチングする工程と露出 した前記エッチストッパ膜をエッチングする工程とを含 む付記12記載の半導体装置の製造方法。

工程が、前記層間絶縁膜の上にハードマスク層も形成 し、前記第1エッチング工程が前記ハードマスク層の上 に第1レジストマスクを形成する工程を含み、前記第2 エッチング工程が前記ハードマスク層上に第2レジスト マスクを形成し、前記ハードマスク層をエッチングする 工程と、その後第2レジストマスクを除去し、ハードマ スク層をエッチングマスクとして用いて、エッチングを 行なう工程とを含む付記12~14のいずれか1項に記 載の半導体装置の製造方法。

【0206】(付記16) 表面に導電性領域を有する 30 下地上に絶縁性エッチストッパ膜を形成する工程と、前 記絶縁性エッチストッパ膜上に、下から第1種の絶縁膜 と第2種の絶縁膜と第3種の絶縁膜とを含み、第2種の 絶縁膜は、第1種および第3種の絶縁膜とエッチング特 性の異なる層間絶縁膜を形成する工程と、前記層間膜表 面から、前記第3種絶縁膜、第2種絶縁膜、第1種絶縁 膜を貫通し、前記絶縁性エッチストッパ膜に達する接続 用孔を形成する第1エッチング工程と、前記接続孔内に 前記第1種の絶縁膜表面より高く、前記第2種の絶縁膜 表面より低い高さまで有機物の保護詰物を形成する工程 40 と、前記接続孔と重複させ、前記層間絶縁膜表面から第 3種の絶縁膜中第1の深さまで配線用溝を形成する第2 エッチング工程と、前記保護詰物を除去し、前記接続用 孔内に前記絶縁性エッチストッパ膜を露出させる工程 と、露出した前記エッチストッパ膜をエッチングする第 3エッチング工程と、前記配線用溝および前記接続孔を 埋め込んでデュアルダマシン配線を形成する工程と、を 有する半導体装置の製造方法。

【0207】(付記17) 表面に導電性領域を有する 下地上に絶縁性エッチストッパ膜を形成する工程と、前 50 体基板の断面図である。

記絶縁性エッチストッパ膜上に、下から第1種の絶縁膜 と第2種の絶縁膜と第3種の絶縁膜とを含み、第2種の 絶縁膜は第1種および第3種の絶縁膜とエッチング特性 の異なる層間絶縁膜を形成する工程と、前記層間絶縁膜 の表面から、前記第3種の絶縁膜を貫通し、前記第2種 の絶縁膜に達する接続用孔を形成する第1エッチング工 程と、前記接続孔底面に露出した第2種の絶縁膜をエッ チングする第2エッチング工程と、前記接続孔と重複さ せ、前記層間絶縁膜表面から第3種の絶縁膜中第1の深 10 さで配線用溝を形成するとともに、前記接続孔下の第1 種の絶縁膜をエッチングして前記エッチストッパ膜を露 出する第3エッチング工程と、露出した前記エッチスト ッパ膜をエッチングする第4エッチング工程と前記配線 用溝および前記接続用孔を埋め込んでデュアルダマシン 配線を形成する工程と、を有する半導体装置の製造方

【0208】(付記18) 前記層間絶縁膜を形成する 工程が、前記層間絶縁膜の上にハードマスク層も形成 し、前記第1エッチング工程が前記ハードマスク層の上 【0205】(付記15) 前記層間絶縁膜を形成する 20 に第1レジストマスクを形成する工程と、前記第1レジ ストマスクをエッチングマスクとして用い、ハードマス ク層をエッチングする工程とを含み、前記第3エッチン グ工程が前記ハードマスク層上に第2 レジストマスクを 形成し、前記第2レジストマスクをエッチングマスクと して用い、前記ハードマスク層をエッチングする工程 と、その後第2レジストマスクを除去し、ハードマスク 層をエッチングマスクとして用いて、エッチングを行な う工程とを含む付記17に記載の半導体装置の製造方 法。

[0209]

【発明の効果】以上説明したように、本発明によれば、 下地導電領域にダメージを与えることの少ないデュアル ダマシン配線構造を有する半導体装置の製造方法が提供 される。

【0210】また、好適なデュアルダマシン配線構造を 有する半導体装置が提供される。

【0211】ビア孔内に詰め物を用いなくても、下地導 電領域にダメージを与えることの少ない配線形成技術が 提供される。

【図面の簡単な説明】

【図1】 本発明の実施例を説明するための半導体基板 の断面図である。

【図2】 本発明の他の実施例を説明するための半導体 基板の断面図である。

【図3】 本発明の他の実施例を説明するための半導体 基板の断面図である。

【図4】 本発明の他の実施例を説明するための半導体 基板の断面図である。

【図5】 図4と共に他の実施例を説明するための半導

29

【図6】 本発明の他の実施例を説明するための半導体 基板の断面図である。

【図7】 本発明の実施例による半導体装置の製造方法 を説明するための半導体基板の断面図である。

【図8】 図4~図7の実施例において、マスクの位置 合わせずれが生じたときに生じ得る問題を説明するため の平面図および断面図である。

【図9】 本発明の他の実施例による半導体装置の製造 方法を説明するための半導体基板の断面図である。

【図10】 図9と共に本発明の他の実施例による半導 10 の断面図である。 体基板の製造方法を説明するための半導体基板の断面図 【図21】 従来である。 -シの発生につい

【図11】 本発明の他の実施例による半導体装置の製造方法を説明するための半導体基板の断面図である。

【図12】 本発明の実施例により製造される半導体集 積回路装置の構成例を概略的に示す断面図である。

【図13】 従来の技術による半導体装置の製造方法を 説明するための半導体基板の断面図である。

【図14】 従来の技術による半導体装置の製造方法を 説明するための半導体基板の断面図である。

【図15】 従来の技術による半導体装置の製造方法を 説明するための半導体基板の断面図である。

【図16】 半導体装置の製造方法についての考察を説*

* 明するための半導体基板の断面図である。

【図17】 従来技術による配線の製造工程についての考察を説明するための半導体基板の断面図である。

【図18】 従来技術による配線の製造工程についての 考察を説明するための半導体基板の断面図である。

【図19】 従来技術による配線の製造工程についての 考察を説明するための半導体基板の断面図である。

【図20】 従来技術による異常エッチングや下地ダメージの発生についての考察を説明するための半導体基板の断面図である。

【図21】 従来技術による異常エッチングや下地ダメージの発生についての考察を説明するための半導体基板の断面図である。

【符号の説明】

10 下地

11 導電性領域

12、14 エッチストッパ層

13、15 層間絶縁膜

16 反射防止膜


20 18 ハードマスク層


19 バリアメタル層


20 主配線層

【図1】


[図2]










[図7]








【図8】














【図11】




【図13】




【図14】



[図15] (図16)





フロントページの続き

(72)発明者 駒田 大輔

愛知県春日井市高蔵寺町二丁目1844番2号 富士通ヴィエルエスアイ株式会社内

(72)発明者 新福 文彦

神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

Fターム(参考) 5F033 HH07 HH08 HH09 HH11 HH12

HH13 HH14 HH18 HH19 HH20 HH21 HH32 HH33 HH34 JJ01 JJ07 JJ08 JJ09 JJ11 JJ12 JJ13 JJ14 JJ18 JJ19 JJ20 JJ21 JJ32 JJ33 JJ34 KK01 MMO2 MM12 MM13 NNO6 NNO7 NN32 PP15 PP27 PP28 QQ04 QQ08 QQ09 QQ11 QQ16 QQ21 QQ25 QQ27 QQ37 QQ48 RR01 RR04 RR06 RR08 RR09 RR11

RR13 RR14 RR15 RR23 RR25

SS04 SS08 SS10 SS11 SS15

TT02 TT04 XX00